Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board

Третье уже и практическое и теоретическое видео, в котором продолжаем учиться писать на языке описания аппаратуры Verilog. И в этом видео начинаем знакомиться с компонентами Последовательностной логики - RS-триггере (RS-защелка). Все рассказывается довольно подробно, проверяется работоспособность кода в тестбенче в ModelSim на Intel FPGA и физически на отладочной плате DE10-lite. Исходник к видео: