АПС Л5. Архитектура RISC-V

Звук плохо записан :( Эта же лекция является 6-ой для групп ПМ, ИВТ и ПИН. Определили понятие архитектуры набора команд (ISA - Instruction Set Architecture) и в первом приближении рассмотрели ISA RISC-V - модель процессора и базовый набор целочисленных инструкций RV32I. Основные моменты лекции: 2:27 - трансляция языков высокого уровня в машинные коды 4:33 - архитектура набора команд (ISA) 8:19 - примеры ISA 13:20 - немного про CISC и RISC 23:49 - что такое RISC-V 30:11 - модель процессора RISC-V 35:06 - побайтовая адресация памяти 40:33 - выровненный доступ к памяти 46:09 - сравнение языка высокого уровня и языка ассемблера 50:20 - три типа операций в языке ассемблера RISC-V 51:21 - вычислительные инструкции типа регистр-регистр 55:38 - пример использования онлайн-ассемблера RISC-V 59:35 - вычислительные инструкции типа регистр-константа 1:03:08 - виды инструкций условного перехода 1:10:35 - виды инструкций безусловного перехода 1:18:02 - инструкции загрузки и сохранения (load & store) 1:22:07 - псевдоинструкции 1:25:42 - пример работы с регистровым файлом и основной памятью продолжение в следующей лекции... telegram: github: