Верификация аппаратных блоков / UVM / Рынок труда в hardware

В этом выпуске мы возвращаемся на уровень разработки аппаратного обеспечения. В гостях у «Битовых масок» — Алексей Ковалов, руководитель группы модульной верификации в YADRO, который в прошлом успел поработать как в стартапе, так и в глобальной корпорации. Он расскажет, как устроен процесс верификации аппаратуры, а также какие языки и методологии в нем применяют. Как инженеры принимают решение о том, что конкретный блок верифицирован? Нужно ли тестировать тестовое окружение? Какие особенности есть у языка SystemVerilog и можно ли писать TestBench на C или Python? Что такое «токсичные» интерфейсы? Является ли UVM серебряной пулей? Как выглядит рынок труда в hardware-разработке и как его особенности влияют на подходы к работе? Обсудим эти и другие связанные с верификацией вопросы в десятом эпизоде «Битовых масок». Подписывайтесь на Telegram-канал подкаста: bx50QfUlw4pkZDEy 0:00:00 — Тизер 0:00:46 — Представление Алексея 0:01:55 — Как Алексей попал в верификацию 0:08:33 — Как часто выходят новые стандарты SystemVerilog 0:11:22 — В чем заключается верификация аппаратуры, ее виды и подходы 0:25:29 — Особенности работы в командах с legacy-кодом 0:29:16 — Как должен работать верификатор и какие задачи у верификаторов 0:33:25 — Нужно ли писать тесты на сам TestBench 0:35:10 — Помощь от верификаторов для воспроизведения и фикса багов 0:39:55 — Особенности и магические сущности несинтезируемой части языка SystemVerilog 0:50:07 — Может ли верификатор верифицировать любые аппаратные блоки 0:51:15 — «Токсичные» интерфейсы (CHI) 0:54:19 — Верификация на VHDL 0:56:08 — UVM 1:01:49 — Проблемы с готовыми VIP от различных вендоров 1:07:23 — Проблемы UVM 1:10:56 — Уникальные вещи в SystemVerilog 1:16:11 — Верификация на С 1:17:54 — Верификация на Python, cocotb 1:27:37 — Верификация на Chisel 1:29:47 — Особенности рынка труда в hardware-разработке 1:41:12 — Как проходят собеседования и их недостатки 1:58:15 — Заключение #systemverilog #uvm #verification #testbench