Лекція 1.3. Синтез комбінаційних схем по таблиці істиності

Лекції по цифровому дизайну на мові Verilog в лабораторії Melexis, НТУУ “КПІ“. Лекція 1.3. Синтез комбінаційних схем по таблиці істиності Викладач - Короткий Євген Васильович, асистент кафедри Конструювання електронно-обчислювальної апаратури, ФЕЛ, НТУУ “КПІ“