АПС Л9. Многотактный процессор RISC-V

Лекция посвящена синтезу процессора с многотактной микроархитектурой на основе архитектуры RISC-V и способам реализации устройств управления. Основные моменты лекции: 2:37 - особенности архитектуры RISC-V 8:05 - в чем минусы однотактной микроархитектуры 10:48 - основные блоки процессора 12:14 - организация выборки очередной инструкции 14:55 - добавляем поддержку вычислительных инструкций типа регистр-регистр 25:47 - добавляем поддержку вычислительных инструкций типа регистр-константа 28:20 - добавляем поддержку инструкции lui (load upper immediate) 29:26 - добавляем поддержку инструкций загрузки данных в регистровый файл 34:20 - добавляем поддержку инструкций сохранения данных в основную память 39:08 - добавляем поддержку инструкций условного перехода 47:51 - добавляем поддержку инструкций безусловного перехода 49:52 - устройство управления - это конечный автомат 53:55 - обобщенная структура устройства управления 56:56 - устройство управления с жесткой структурой 1:00:11 - устройство с микропрограммным управлением (УМУ) 1:05:29 - горизонтальное микропрограммирование УМУ 1:09:54 - вертикальное и квази-вертикальное микропрограммирование УМУ 1:14:25 - УМУ с принудительной адресацией 1:17:30 - УМУ с естественной адресацией 1:23:12 - оценка производительности многотактной микроархитектуры telegram: github: